关注信号完整性，人人有责

主编刊首语

关注信号完整性，人人有责

by Edy Yu

I-Connect007

本月我们的话题是信号完整性，当然，这 所有的内容是写给业界每一位从业者的！

是我们行业的一个共同话题。大多数人的理解 首先，介绍我们最新的专栏作家小

是，信号完整性是通过控制阻抗来实现的，所

以只要把任务交给设计师就大功告成了。 组，Elmatica和Josse Johnsen一起创作了一篇

信号完整性（SI）的初级读物，内容涵盖了所

事情可没那么简单！ 有基础知识，这些对设计师和PCB制造商来说

如果从事PCB制造的你，认为信号完整 十分重要。

性仅仅关乎设计，那可就大错特错了！随着

板上的功能模块越来越小，信号速度越来越 其次，Viking测试的Marc Ladle使用了实

快，供应链中每个环节期望越来越高，你需 际案例演示了控制阻抗时PCB加工的复杂性。

要认识到这些问题与我们每个人都是息息相

关的。逃避问题没有任何意义，所以，这期 下一篇文章来自SVXR的Scott Jewler，通

过一个有力的案例，介绍了如何在印制线路

主编拜访一博科技，与副总裁吴均先生、市场 中采用一种新型非破坏性高速X光技术优化信

策划陈雅小姐合影

号完整性。注意，该文章的关键词是“非

破坏性”和“高速”。

再来一篇重磅文章，被称为“HDI之

父”的Happy Holden，列举了如何采用高

密度互连（HDI）技术来设计和制造要

求严格控制阻抗的印制线路板。除了详

细介绍HDI的优点外，他还精心地将信号

完整性大师的信息与真实的案例联系起

来，文章本身就可成为一篇优秀的培训

教材。

有着全球最大的高速PCB设计公司之

称的深圳市一博科技有限公司在此方面

也有独到见解。资深SI工程师黄刚负责信

号\/电源完整性理论研究，技术攻关及SI

知识培训工作，此次邀请他撰文探讨了

如何使用频域的S参数来分析问题，看看能否

得到关于链路通道更多的信息。

1 PCB007中国线上杂志•2017年11月号

关注信号完整性，人人有责

谈到阻抗控制，国内知名PCB制造商—— 号及电源完整性设计及新技术开发，这次他

深圳市金百泽电子科技股份有限公司在此方 讲述了非常重要的因果和频响相关模型及仿

面可谓经验丰富，技术中心主管卫雄等就PCB 真问题。

层压介质层设计及层压工艺相关控制点着手

探究介质厚度均匀性的控制方法，指出提升 DDR5内存带宽和密度预计可达DDR4的

介质厚度匹准度以满足阻抗设计要求是一条 2倍，这使得信号完整性分析方面的压力剧

有效途径。 增。SiSoft正在为即将发布的DDR5标准做准

备，我们请他们来谈谈DDR5仿真的相关情

本月继续ESI的激光加工专栏，本系列的 况。

第三部分将着重讨论现场实际应用挠性激光

加工系统要考虑的相关因素与部署方案。 同时，来自SiSoft公司的Mike

Steinberger，Prototron  Circuits公司的Mark

Happy Holden的25项工程师必备技能这 Thompson，Candor  Industries公司的Yogen

期讨论的是科技写作技巧，工程师平日里与 和Sunny  Patel，以及我们的技术顾问Happy

生产实验打交道比较多，说到写作肯定是大 Holden召开了一次讨论会。让您了解设计师

多数工程师比较头疼的部分，然而科技写作 和制造商所面临的挑战，以及解决技巧和建

的技能在您的职业生涯中是一项非常重要的 议。这些专题讨论内容丰富，“干货”满满，定

技能。 会让你受益匪浅。但由于篇幅所限，该报道将

会稍后刊登在我们的PCB007与DESIGN007网

PCB组装专区中，首先我们将隆重推出新 站上，敬请关注。

书《印制电路组装厂商指南™——恶劣环境下

的敷形涂覆》，设计、构建、生产各种元器 在本期，全球规模最大的线路板及电子

件要投入大量的时间、精力及资源，那么技 组装行业展之一，2017国际线路板及电子组

术人员应该如何保护那些在有害环境下运行 装华南展览会（2017HKPCA & IPC Show）开

的关键元器件呢？答案就在这本书里。 展在即，此刻我们采访了HKPCA和IPC，请两

家协会就整个展会的情况给予大家一个全面

Jefferson Institute of Technology创始人 的介绍。

Tom Borkes这月带来《全球经济背景下的材

料成本分析》一文，听起来非常学术，非常 下个月，我们将继续以高科技领域中的

高大上，但和往常一样Tom穿插了很多有趣 高密度互连（HDI）作为我们的主题。高密度

的内容，十分值得一读。 互连技术基本上是在美国“发明”的，但主要在

亚洲有了飞跃。随着我们把越来越多的东西

当产品发生故障时，PCB制造商、装配 塞进越来越小的体积中，高密度互连才真正

厂、设计师等各环节纷纷急着撇清关系，究 有了自己的发展天地。

竟是谁的责任呢？布加勒斯特理工大学的

Gaudentiu  Varzaru借《电路板故障，谁之 如果还没有订阅我们的杂志与Newsletter

错》一文分享了他的观点。 的话，请现在赶紧点击订阅吧，PCB杂志会每

个月送到你的收件箱里。下一期出版时，您

PCB设计领域的大拿，Oracle公司的著名 会第一时间收到电子杂志。下期见！

工程师Istvan Novak博士致力于中端服务器信

2017年11月号•PCB007中国线上杂志 2

2017年 十一月号

本期专题内容

信号完整性，人人有责

7 随着板上的功能模块越来越小，信号速度

越来越快，供应链中每个环节期望越来越

高，你需要认识到这些问题与我们每个人

都是息息相关的。

13 专题文章

7 PCB规划：基于信号完整性

和阻抗控制的考虑

by John (Josse) Steinar Johnsen

13 PCB制造如何确保信号完整性

by Marc Ladle

17 17 利用X光计量学优化PCB信号完整性

21 by Scott Jewler

21 高密度互连（HDI）对高频信号完整性

的有利影响

by Happy Holden

39 阻抗板介质厚度均匀性控制探讨

by 卫雄 林映生 陈春

特约专栏

47 智慧大汇·实地创成

39 ——访2017HKPCA & IPC Show主办方

3 PCB007中国线上杂志•2017年11月号

NEW! 中

国

线上杂志

I-Connect007为您带来全新出版物：PCB007中国线上杂志。提供丰富

的全球视野，符合中国读者口味的内容。每月专栏，技术文章和大量采

访深受广大PCB制造商的欢迎。 本出版物的目的是帮助中国PCB制造商

提高生产效率和盈利能力。

PCB007中国是电子杂志，可免费下载或按需打印。

我们的广告计划让您的市场营销预算发挥最大效益，您得到的不仅仅是一个广告位。

我们推荐您订购750美元\/月的标准套餐，该套餐将为新客户提供全面的市场覆盖。

更多信息，欢迎联系我们的销售团队。 大中华地区: Edy Yu edy@iconnect007.com.

全球: Barb Hockaday barb@iconnect0200177年.c1o1月m号.•PCB007中国线上杂志 4

2017年11月

总 第九期

更多内容

51 挠性线路进化到激光加工

第三部分：准备工作和现场部署

by Mike Jennings and Patrick Rieche

65 57 25项工程师必备技能：科技写作

by Happy Holden

行业短篇新闻 PCB组装专区

65 印制电路组装厂商指南™：

12 汽车行业电子部件的未来

46 生益科技覆铜板新项目落户九 恶劣环境下的敷形涂覆

by Phil Kinner

江，总投资将达到20亿

50 Mentor 公布第 27 届年度

PCB 技术领导奖获胜者 69 全球经济背景下的材料成本分析：第1部分

64 中国首条第6代柔性AMOLED by  Tom Borkes

生产线量产BOE（京东方）引

领全球新型显示产业发展

75 电路板故障：谁之错？

80 伍 尔 特 电 子 和 奥 迪 签 署 F o r -

by Gaudentiu Varzaru

mula E赛事的新合作伙伴协议

92 Altiumlive 2017大会吸引了 PCB设计专区

数百名设计师

81 因果电源平面模型

96 欧洲EMS市场数据惊人 by Istvan Novak

其他栏目 87 从S参数角度看信号完整性

by 黄刚

38 PCB007中文网站Top Ten

97 行业活动日历 95 SiSoft为DDR5仿真摩拳擦掌

98 广告索引、下期预告 by Andy Shaughnessy

工作人员名单

5 PCB007中国线上杂志•2017年11月号

中国大陆地区招聘全职销售

在您的住所办公！

I-Connect007正在寻找一位经

验 丰 富 的 销 售 人 员，为 全 新 的

电子行业月刊杂志以及网站创

造与管理广告收入。

主要职责： 要求：

• 销售月刊电子杂志广告以及网站广告位

• 开发并培养新客户 • 常驻中国大陆，华南地区优先

• 进行及时准确的文档记录 • 良好的中英文读写能力，优异的人际交

• 开发并跟进潜在客户

• 客户管理：与团队合作，为客户提供后续 往能力

• 能够遵循已建立的工作系统并快速学习

服务 • 能够处理好公司的外部和内部关系，并

• 与潜在客户进行电话和电子邮件沟通

• 偶尔出差，参加大型行业活动 符合公司的核心价值观

• 2年以上销售经验

资格： • 熟练使用Office办公系统

候选人需要有大学学历，有管理和培养潜在 • 积极性高，目标导向，有成功广告销

客户，预测、跟进以及报告广告收入方面的

工作经验。候选人需要态度积极、能力强、 售\/会议研讨会销售案例者优先

能够自我管理，适应在基于团队的虚拟公司 • 优秀的销售、沟通和谈判技巧

环境中工作。 • 能够区分轻重缓急，有时间管理能力和

报酬： 组织能力

该工作以底薪加提成的方式计酬。 • 根据潜在客户的需求制定广告方案与推

广建议

• 有电子行业从业经验者优先

Green: C: 62 M: 0 Y: 10i0 K: 0 Black: C: 60 M: 40 Y: 40 K:100 (print)

Yellow: C: 20 M: 40 Y: 100 K: 0 Blue-Green: C: 70 M: 0 Y: 30 K: 0

Blue: C: 50 M: 0 Y: 15 K: 0

每周通讯 WEEKLY NEWSLETTER

WWW.ICONNECT007CHINA.COM

2017年11月号•PCB007中国线上杂志 6

专题文章

PCB规划：基于信号完整性

和阻抗控制的考虑

by John (Josse) Steinar Johnsen

Elmatica

知识和经验是规划设计PCB的两大关键要 多点接地能降低平面阻抗，并减小高速

素。如今PCB设计师必须对PCB生产过程具备 信号产生的共模辐射。为实现上述目标，至

更完善的知识，这在PCB层数、过孔间距、走 少应该选用一个8层的电路板（图1）。

线和功率分布进行规划时尤为重要。

然而，这些要点可能变得更有挑战

借助PCB多层板生产流程，我们真正意识 性：PCB的最大厚度不可忽略，并且较多的电

到设计规划在PCB生产周期中的重要性，因此 源层数可能会制约信号层的数量。对于层间

本文将着重对多层板进行讨论。对于双面板 距、线宽和线距而言，有可能很难得到所需

而言，虽然我们可以使用其中一面作为接地

层，但这样不易对布线路径进行处理。 层数 过孔 描述 层名称 材料类型

阻焊层 顶层 介电材料

作为一名设计师，在信号完整性、电磁 GND

干扰（EMI）设计和阻抗要求方面，您应当对 1 200 信号层 内3层 导体

项目需求有一个清晰的认知。所涉及的要素 预浸料 PWR 介电材料

有： GND

•\t 层数 2 地平面 内6层 导体

•\t 电源层和接地层的使用数量 芯板 GND 介电材料

•\t 层的顺序 底层

•\t 层间距 3 信号层 导体

预浸料 介电材料

继而我们有了如下的规定：

•\t 承载关键信号的信号层，应当始终和电源 4 电源平面 导体

芯板 介电材料

层相邻

•\t 为实现最佳的寄生电容分布，电源和接地 5 地平面 导体

预浸料 介电材料

层应尽可能地靠近

•\t 为实现最佳的寄生电容分布，电源和接地 6 信号层 导体

芯板 介电材料

层可使用其他较高Dk的材料

•\t 为实现最好的屏蔽效果，高速信号走线应 7 地平面 导体

预浸料 介电材料

当位于电源层之间的内部层中

8 信号层 导体

阻焊层 介电材料

图1: 8层板的示例

7 PCB007中国线上杂志•2017年11月号

创新:

翘楚所为。

ESI先进激光加工方案

助力软板加工业内龙头,

用创新占先机。

什么才是您明智的不二之选？

答案就是ESI的激光加工方案。

卓有远见之选, 助您扶摇之力。

选业界翘楚之选,

由ESI来满足

您的软板钻孔之需。

ESI的激光加工解决方案的软板系列 TM TM

TM TM

TM

TM

更多信息请访问www.laserprocessing.cn

2017年11月号•PCB007中国线上杂志 8

PCB规划：基于信号完整性和阻抗控制的考虑

图2：当电源层切换时，黄色表示的返回路径是不连续的

图3：黄色表示返回路径。如果信号走线维持于同一接地层，就可以减少不连续性

的信号阻抗。 噪声显著低于电平信号。对于数字电路来

信号完整性用于分析处理由信号质量下 说，我们的噪声幅度在毫伏范围内是十分典

型的，但对于EMI来说，噪声水平必须维持在

降所导致的错误。EMI（ 电磁干扰）则侧重于 微伏和微安的范围。

强调对应的规格、测试要求和相邻设备之间

的干扰。 事实上，接地阻抗的主要问题是信号通

路中出现的不连续性，并且这会对特性阻抗

接地阻抗几乎是所有信号完整性和电磁 的控制带来重大的影响。

干扰问题的根源。维持较低的接地阻抗对于

EMI和信号完整性而言是必要的。可以通过一 当前，随着越来越多的HDI设计需要良好

个实体接地层来实现。 地工作于GHz的频率下，特性阻抗控制将变得

更为重要，但由于层间距的缩小，使得维持

铜的厚度并非一个重要的因素。在较高 这种状态变得更具挑战性。HDI和微过孔要求

的信息传输比特率下，趋肤效应将占主导地 更小的层间距，因此多个电路层将被限制在

位，因此信号被推到铜的表面，这意味着额

外的铜厚度是无关的。

对于信号完整性，关键因素是维持电平

图4：由接地层开孔过宽和\/或信号走线过于靠 图5. 由接地层中的开口间隙导致的返回路径不

近焊盘所导致的不均衡差分对 连续，返回路径将围绕着开口间隙分布

9 PCB007中国线上杂志•2017年11月号

PCB规划：基于信号完整性和阻抗控制的考虑

用途 预浸料

元件，信号层 预浸料

芯板

信号层 预浸料

地平面 预浸料

信号层 预浸料

地平面 芯板

电源平面 预浸料

信号层 预浸料

地平面

信号层

元件，信号层

图6：客户PCB叠层的实例

一个给定的PCB厚度范围内。 并且开口最终将成为一个“天线”。该示例表示

阻抗控制最大的问题是信号路径（包括 了其他信号线分布在接地层开口内时的电源

层分割。

接地层上的返回路径）的不连续性。理想情

况下，应该有一块敷铜层直接位于关键信号 关于串扰问题

下方，并且信号应当以该接地层为参考地。 电磁干扰（EMI）和信号完整性所面临

最坏的情况是（如图2所示），信号离开接地

层并沿着电源层走线。 的另一个问题是串扰。串扰是对相邻信号、

地（GND）或电源（PWR）连接的非预定耦

如果信号穿过接地层并继续经过接地层 合。串扰通常被认为是发生在线缆上的一个

的另一面，那么不会产生大的问题（图3）。 主要问题，但它也可以发生在PCB上。增大

由于参考地（GND）共面并且为一个整体， 关键路径之间的间距是常见的解决途径。在

故其不存在问题，只是要确保过孔尽可能地 某些情况下，间距规则也可用在不太重要的

小和短。过孔周围的隔离焊盘（反焊盘，即 传输路径上。当耦合随绝缘距离的平方衰减

穿过内电层的焊盘——译者注）直径也应尽 时，增加间距通常是非常有益的。为减小串

量维持在最小。 扰而增大PCB的间距，也可能会成为PCB的Z

轴上的问题。

较大的反焊盘可能会在电源层中引入间

隙（图4）。在这个例子中，差分对走线的一 当着手一个新的PCB设计时，设计人员应

半暴露在接地层缺失的位置。其结果会造成 当在开发之初就与制造商进行沟通。从PCB的

并行电流的不平衡，信号传播的延迟，以及 命名\/编号开始，并进一步沟通它们应该放置

串联电感的增加。 的位置。不要在同一个电子邮件中讨论其他

PCB，然而这种情况经常发生，并会造成不必

由接地层中的开口间隙造成的信号返回 要的误解和额外的工作量。

路径不连续（图5）。返回路径需要绕过电源

层中的间隙。这将提高间隙处的特性阻抗，

2017年11月号•PCB007中国线上杂志 10

PCB规划：基于信号完整性和阻抗控制的考虑

当您作为设计人员并利用电路板层开始 •\t PCB的最终厚度

走线时，您需要将一些信息传达给PCB生产厂 •\t 各个信号层及其电源层的阻抗特征（单端

商的工程师，从而为他们提供一个开展工作

的依据。您将会得到电路层中走线阻抗的反 和差分对）

馈，以便在CAD软件中进行配置。 •\t 用户首选的最小线宽。这是提供给制造商

PCB生产厂商的强项通常为： 的有效信息，他们将根据PCB中的高密度

•\t 层压 互连和细间距元件，生产出符合要求的线

•\t 钻孔 宽

•\t 镀铜 •\t 由于串扰或其他电气因素，需要考虑最小

•\t 蚀刻 层间距

•\t 表面处理 •\t 如果您需要指定某些制造材料（如专用材

•\t 机械整平 料或满足IPC 4101特性），您应当提出这

些要求

时代已经改变，电气工程技术现已成为 •\t PCB的总尺寸

您需要从生产厂商那里了解的一个部分。您

可以从PCB厂工程部那里学习到各种电气知 您可以期望从生产厂商那里得到的反馈

识，如阻抗、电源层寄生电容、串扰和电气 为：

测试等。他们具备先进的PCB处理技术。将这 •\t 含铜箔、绝缘层厚度以及元件清单的完整

些知识与您自己掌握的技能相结合，是完成

PCB层间规划并设计出性能良好的PCB的最佳 PCB叠层

途径。 •\t 应用到阻抗路径上的线宽

•\t 阻抗路径（差分线）之间的间距

生产过程中不同层压材料的区别、玻璃 •\t 对上述结果的计算

的类型和树脂含量百分比等知识，是PCB生产

厂商最为熟知的例子。 现在您可以开始PCB布局了。这里有一个

小窍门：让生产厂商能够识别板上的阻抗路

PCB叠层的阻抗要求 径。对于大部分连线，如果采用100µm这样

图6表示了一个反映钻孔和过孔的PCB叠 的统一线宽，当某些单端路径也使用相同线

宽时，那么生产厂商就无法把这些路径与其

层——生产厂商需要在构建最终叠层之前掌 他线路区分开来。您所能做的是将这些关键

握这些信息。这些信息告诉生产厂商，除蚀 单端路径的线宽设置为略大于或略小于统一

刻工艺之外，下列层是需要镀铜的。如果存 的线宽（如99µm或101µm）。这种更改是微

在机械和激光钻孔的结合，部分层也可能需 不足道的，因此不会对生产造成影响，但能

要镀2−3次。并且这还告知厂商最终需要过孔 够让生产厂商将这些路径与其他连线区分开

盖油的。图6还表示了PCB板的层数以及信号 来。

层和电源层的分布位置。

作为一名设计师，您应该知道，您从生

此外，下列信息是必要的： 产厂商那里收到的含布线所需阻抗参数的PCB

叠层并不是最终版本。在布局完成并且想要

11 PCB007中国线上杂志•2017年11月号

PCB规划：基于信号完整性和阻抗控制的考虑

生产PCB的阶段，PCB厂商通常会询问和阻抗 是最为重要的，当涉及到这些细微的调整

有关的技术问题，原因是显而易见的，这是 时，我认为生产厂家最好能知道应该怎样处

由于在您完成PCB叠层设计时，生产厂商并未 理。

查看过您的生产数据（Gerber, ODB++, IPC-

2581等等）。 我常常为设计人员制作PCB叠层的起始

层，并且我经常使用In-Circuit Design软件中

当生产厂商收到生产数据时，会计算在 的ICD Stackup规划工具。大多数PCB生产厂

信号层和电源层中所使用的铜的百分比。这 商使用的是Polar instruments公司的软件。

会影响到所用半固化片的类型，并对阻抗造

成影响。 我给出的最后一个建议是：与您的PCB制

造商进行沟通的同时，不要忘了将含有PCB生

生产厂商会通过技术沟通来确定需要实 产数据的网表包含进来。希望您能够领略到

施的一些更改，以满足电路所需的阻抗。这 印制电路领域的精彩！PCB

些更改通常是线宽、线距或层间距上的微小

改动，并且在大多数情况下是可以接受而不 John Steinar Johnsen (Josse) 是

存在太多争议的。如果半固化片中的变更会 Elmatica公司的高级技术顾问。

影响到树脂含量值，这也将改变Dk值，这就

要在重新计算阻抗时将之考虑在内。

对于设计人员来说，获得所要求的阻抗

汽车行业电子部件的未来

汽车电子并不是一个新话题。对 降低排放的要求。有了这些电子系统

于目前的性能及高端电子部件来说， 后，汽车仍能维持高性能、便于驾驶

很多话题都集中在了无人驾驶车上。 员操作。今天的汽车包含了很多处理

这项技术是令人兴奋的，但它只是冰 器。对于从发动机、燃油喷射、点火

山一角。你是否知道在您所拥有的所 系统到节流阀控制等一切的性能和可

有电子设备中，您的车很可能是技术最先进的 靠性，印制电路板起着至关重要的作用。并且

设备？把汽车称为设备，这似乎很奇怪，但确 这只是一个开端，今天大多数的汽车有30到

实与普通家用互联网电器相比，现代汽车上的 80个独立的电子控制器。

芯片和电路板更多。 再来看制造用标准的重要性，Volvo最

近宣布他们生产的所有汽车型号到2019年底

事实上，从80年代开始，高科技系统已进 将全部实现电驱动或混动。这项决定标志着

入汽车领域。我们谈论的不只是GPS、计算机 Volvo作为一个传统汽车制造商将逐步淘汰内

化屏幕、或娱乐装置。电子控制点火和燃油喷 燃发动机汽车。阅读全文，请点击这里。

射系统可以使汽车设计人员满足节约燃料并且

2017年11月号•PCB007中国线上杂志 12

LADLE谈制造

PCB制造如何确保信号完整性

by Marc Ladle

Viking Test Ltd.

信号完整性是个大问题！在日益高速化和 味着材料供应商可以利用允许的公差，使铜箔

数字化的当今世界，依靠化学并且主要以模拟 厚度尽可能接近规定的下限，这样可以节省材

控制的PCB制造界，并不总是一个让人放心的 料，对他们最有利。

伙伴。

现在，让我们想想有一批50块生产面板要

从理论上讲，每个PCB设计的电子性能受 经过内层加工，一开始必须清洗材料的表面，

到设计中规定的公差和材料规格的保障，但产 以确保干膜光致抗蚀剂能粘附在表面上，清洗

品性能越接近技术极限，就越难确保能得到完 可能会用到研磨刷或化学清洗方法，而无论采

美的结果。 用哪种方式，都会进一步地减少铜厚。

首先从基本材料选择开始。交货单中规定 工艺流程并不是一成不变且完美的一门科

铜的厚度可能是35微米，但真正的铜厚又是多 学，往往会碰到材料需要再加工的状况。比如

少呢？很多公司使用简单的基于电阻的厚度检 说，干膜表面起皱。在这种情况下，材料不能

查，但这并不能确保厚度是35微米，可能实际 使用，除非剥离起皱的干膜，然后面板必须再

厚度差不多是33微米。铜是一种相对昂贵的 次经历清洗过程，并重新与干膜层压。在这个

商品，铜箔的生产过程会被精确地管控。这意 过程中，我们又丢失了一点点铜厚，这意味着

其中一块生产

面板和其他的

铜厚度会有点

不同。

接下来是

蚀刻加工，

去除PCB上不

需要的铜，留

下所需要的线

路。但是，人

生不如意事十

之八九，总还

会出现一些变

化，因为新鲜

的蚀刻液通常

13 PCB007中国线上杂志•2017年11月号

电子供应链MACDERMID ENTHONE CHEMISTRY & MATERIALS

全方位支援

电子供应链

设备设计

材料供应

电路制造

零件装配

原产设备

终端用户

www.macdermidenthone.com\/electronics

PCB制造如何确保信号完整性

用脉冲电流注入设备，所以蚀刻速率从上一块 成本。

板到下一块板不尽相同。而对那些之前已经铜 如果在50块面板中有一块特别“不幸”，在

厚度减少的板子，更是雪上加霜，因为铜厚度

有点少，所以蚀刻速度会比其他板稍许快一 加工的每一个阶段都遭受了“重创”。当这个产

点，这意味着最终的线宽也会比其他板稍微细 品布满元件开始产品测试时，种种之前的“重

一点。这样糟糕的情况可能就意味着要对蚀刻 创”必定会产生一些令人失望的结果。

不足的面板要重新进行蚀刻加工，去除多余的

铜时需要留下比原本应该保留的稍微多一点。 到目前为止，这里提出的所有问题只涉及

可能会影响信号完整性的最基本的参数。越来

剥离干膜、检测面板后，通常会通过清除 越高的信号速度意味着控制工艺变化的门槛在

铜表面的氧化物来进行粗化，为多层板压合做 不断提高。在最高的信号速度下，铜面的平滑

准备。氧化加工会进一步从宽度和高度上蚀刻 光洁度成为保证电路性能的一个重要因素。所

去多余的铜。 谓的“趋肤效应”在铜箔的表面变得粗糙时会降

低信号的速度。在几个常规制造阶段，我们不

有一些自动防故障装置，力图解决上面这 厌其烦地对铜表面进行粗化，以确保良好的附

些问题。自动光学检测当然可以检出过度蚀刻 着力。越加强铜处理，信号速度也变得越差。

的面板，但事实上它的能力非常有限。几乎每 附着力与信号速度，这两个目标条件彼此矛

台机器都只能检测铜层顶面的宽度，这就留下 盾。

了一个悬而未决的大问题，就是关于铜线的侧

壁形状。由于蚀刻过度造成的铜的侧蚀，可能 如果你是买方或印制电路板用户，这可能

在检测时不明显，但它会大幅减少导体的横截 会给你一些思路，让你清楚为什么来自不同制

面积。似乎不使用破坏性的微切片法，还是没 造商的印制板在电路性能上会有那么明显的差

有办法确定实际剩余的铜厚，而且，也并不能 异。无需苛责任何一方，制造商都是在允许的

保证每个面板都一模一样。 参数范围内作业。

外层加工和内层加工非常相似，都存在很 逆境创造机遇！我非常确信解决电路板内

多变化的条件，尤其是电镀加工会引起铜厚度 传输高速信号问题就是这样的情况。材料供应

的改变。 商正在努力确保他们的铜箔能符合需求的规

格，而技艺精湛的制造商也会尽全力找到方法

这样，我们最终得到了一个成品面板，它 达到要求。市场要求各个批次能保持一贯性，

的导体截面可能有很大的变动。虽然已通过了 以确保最终产品按要求执行。如果您要遵从

所有的检测过程，并宣称在公差范围内，但变 并履行上述要点，您的工厂可能得忙一阵子

化仍然实际存在。要保证信号完整性，这种变 了。PCB

化很让人头痛。用高规格的飞针测试来测量这

些变化是可能的，飞针测试可以检测每个导体 Marc Ladle是Viking Test Ltd.的负

的准确电阻，但这是一种耗时而昂贵的面板测 责人，点击这里可联系Ladle或阅

试方法。你可以通过要求不能进行重新加工材 读过去的专栏文章。

料来减少这些变化，但是这种方法会潜在提高

15 PCB007中国线上杂志•2017年11月号

现在就试试吧！

专题文章

利用X光计量学

优化PCB

信号完整性

by Scott Jewler

Silicon Valley X-ray

墨菲定律 拾信心，相信自己所开发的产品将按预期运

倒霉！坏事又来了！正要构建完一个新的 作。56Gbps背板指日可待，一些公司已经开

始研发。线路卡当然也不甘落后。这些更高的

主干路由器\/交换机，或正要升级完一块线路 数据传输速率，相应地也要求更严格的设计合

卡，偏偏这个节骨眼上又出错了。系统没法按 规性和PCB工艺控制。

目标数据传输率运行。最后期限即将来临，问

题的根本原因却被掩藏在一大堆电子元件中。 当然，这场硬仗主要靠设计师来打。单层

印制线路板组装之前，对所有集成电路都进行 板、盲孔等其他技术可以对PCB工艺误差进行

了速度测试，所以问题一定出在系统组装时， 补偿。但这是最合适或最划算的解决方案吗？

但是，究竟在哪里呢？ 现在是新一代计量工具的天下了，这些工具将

帮助PCB制造商开发出更好的产品，网络设计

一段时间以来，印制线路板制造规范的控 者也可以让其产品大放异彩，而不必担心实际

制主要依赖于板边取样测试。这种测试不但耗 装配的线路板有差异。

时，而且往往并不代表这块面板的实际情况，

更不用说代表全部面板了。设计修改、线宽和 背钻的两难境地

间距变化以及层间错位都可能发生，因为供应 高速网络的导通孔短柱（via stub）长度

商没有意识到这些变化对系统性能的影响。裸

板电气测试方案维护困难、价格昂贵，并且只 一直是业界关注的问题。采用背钻方法缩短

能提供有限的信息。工程师们不得不想办法投 延伸到内部信号层的短柱长度，是一种相对

入大量资金用于板子开发和云服务器制造，并 经济有效的解决方案，已广泛应用于速率高达

希望PCB按设计运行。 28Gbps的网络。目标信号层焊盘的短柱通常

在12mil内，使用测试样板的切片图，可以检

挑战日益困难 查背钻后短柱长度。

随着这一产业迅速迈进28Gbps背板的全

然而，据一些制造商称，在56Gbps网络

面部署，许多云硬件和PCB制造商正开始重 中需要控制短柱长度最大为6mil。我表示怀

17 PCB007中国线上杂志•2017年11月号

欢迎参观我们的展位

2017年11月号•PCB007中国线上杂志 18

利用X光计量学优化PCB信号完整性

疑，现在真出货了能在这么高速度下运行的背 板制造的发展方向必须满足最苛刻客户的需

板吗？利用时域反射技术（TDR）逐网进行电 求。前一段时间，半导体产业曾面临类似问

气测试，可以提供一定程度的合规性测试，但 题。现有的生产线监控系统无法侦测到导致设

这是否足够或实用呢？图1显示了一个典型的 备故障的变化。科磊（KLA）公司和其他制造

短柱背钻孔切片图。虽然用这种方法可以测量 商引入了新的缺陷侦测和计量工具。这些工具

背钻精度，但它显然不足以满足新出现的精确 未曾进入过生产区域以外的测量实验室，而是

性要求。 直接进入生产线，并集成到了工艺流程中。

通过把实时计量集成到制造业中，半导体制造

其他挑战 商已经能够在相同的空间内封装越来越多的电

虽然短柱长度是高速PCB产生故障的罪魁 路，从而提高运行速度并降低功耗。

祸首，但它们并不是唯一的问题。钻孔可能会 PCB制造业计量测试

钻偏，造成通孔碎片脱落。板角的取样测试不 即使逐网电气测试更具成本效益，但这充

大可能提供关于这种缺陷的任何有用信息。即

使很好地控制了短柱长度，其他方面也可能出 其量只是一种在大批量集成电路中抓出不合格

错。实际的网络阻抗可能和设计值并不匹配。 板的筛选工具。钻孔表面检测有所帮助，但随

是否已经修改设计以实现设计的可制造性？线 着板的层数增加，信号层在全栈中的位置变化

宽和间距的变化是否大于预期？无数小时的工 越来越大。

程开发、数周数月的新产品发布，我们已经耗

费了大量的时间寻求这些变化。而随着数据速 印制线路板的结构和推动过程控制改进所

率加速，这一挑战只会增加。 需的测量，明确指向一个穿透式计量解决方

案，可以穿透板叠层，侦测到不合格的短柱长

未来如何？ 度或没对齐造成的碎片脱落。但是，为什么不

电子生态系统其他部分的调研表明，线路 预先准确测绘好信号层在整个高速板区域的实

际位置呢？这些信息不是明显会让背钻更精确

吗？

图1：背钻孔切片图 高速X光计量

X光工具用于PCB组装已经有很长一段时

间。这些系统速度极快，但没有提供足够的

分辨率来推动上述改进。一些PCB制造商正在

安装高分辨率X光系统以进行故障分析，但是

这些工具太慢，无法为单独一块板上的成千上

万的高速网络上提供有用的数据，更不用说每

天生产数以百计块板的生产线了。但是，一种

新的X光技术已经进入市场，同时具有高速度

19 PCB007中国线上杂志•2017年11月号

利用X光计量学优化PCB信号完整性

设定方案，从而分别定位好各个网络的钻

孔深度。

图2：多层印制线路板的X光，对各个信号层 客户怎么看？

进行宽动态检测 1.\t 缩短上市时间。高速X光是确保成品板尺寸

和高分辨率。通过把先进的图像分析和机器 与设计尺寸相符的唯一方法。新产品导入

学习软件与这种新型的高速X光解决方案结合 （NPI）可以在单个周期内快速找出任何性

起来，一个高速X光时代在向我们迈进！目前 能问题的原因。

具有这些功能的工具还在开发阶段，预计将于 2.\t 更多的设计余量。设计师可以使用设计余

2018年第一季度商用。 量优化成本和性能，而不只是用于调整制

造不良的线路板。

这对PCB制造商意味着什么？ 3.\t 实际使用中的可靠性。当制造商销售可以

1.\t 短柱合规性。出货板不再只有板边取样测 现场升级的路由器或交换机时，他们必须

知道，背板会在比原来发货时更快的速度

试数据。出货前，100%高速网短柱都会通 下运行。换线路卡最终变成全部更换，对

过快速准确的测量。 每个人而言都是一个可怕的结局，这种情

2.\t 不再有背钻没对齐产生的碎片。碎片是杀 况可以通过加强PCB制造工艺控制和确保

手级问题，会在板上随机出现。随着层数 产品合规性来避免。

增加，背钻对准变得更困难。同时，更加

密集的设计限制了可用于背钻的钻头尺 结论

寸，减少了更多的设计余量。 电子行业的特点是规模和性能的持续改

3.\t 56Gbps及更高的高速板不再有短柱长度限

制。现在的最新技术对短柱长度的限制大 进。随着行业进步，拐点出现了，用同样的方

概是最长为7mil。对PCB行业来说，继续缩 式做事，但却再也不能取得满意的结果。我们

短短柱的技术是非常重要的。这只能通过 现在正处于高速网络应用的时代，而对这些更

层叠信号层的线路测绘来实现。高速X光计 严格规范的板卡的数量需求只会继续增长。高

量是唯一可行的办法，可以测绘信号层在 速X光计量提供实际信号层的线路测绘，以加

板堆叠中的位置，并把相关信息加入钻孔 强定位、短柱合规性测试以及与设计相符的其

他特性。

S c o t t   J e w l e r 是 S V X R 联 合 创 始

人，SVXR是一家X光计量公司，为

印制电路产业带来了新的创新技

术。联系Jewler，请点击这里。

2017年11月号•PCB007中国线上杂志 20

专题文章 by Happy Holden

I-Connect007

高密度互连

（HDI）对高频 微通孔的优点

随着细间距球栅阵列（FBGA）、芯片级

信号完整性

的有利影响 封装（CSP）等技术日益广泛的应用，以及其

他技术发展对尺寸外型的不断影响，导致必

21 PCB007中国线上杂志•2017年11月号 须引入新的印制电路板（PCB）制造技术。此

外，极高的时钟频率和高信号带宽对系统设

计人员提出了挑战，促使他们寻找更好的方

法来克服噪声、射频干扰（RFI）和电磁干扰

（EMI）对其产品性能的负面影响。最后，找

到日益严苛的成本与当今更小、更密、更轻

和更快系统要求之间的平衡。

为保持竞争力并交付满足用户期望的产

品，就意味着需要寻求并使用最佳技术和设

计方法。采用含有微通孔电路互连的PCB，

是目前最可行的解决方案之一（图1）。采用

微通孔技术，就意味着可以在产品中使用最

新、最小和速度最快的器件，并能够满足严

苛的射频干扰\/电磁干扰要求，同时又能达到

成本不断下降的目标。

何为微通孔技术？

微通孔指的是孔径不大于6mil（150μm）

的导通孔。这种导通孔一般用在盲孔或埋孔

中，可用来穿过PCB介电层形成互连。微通

孔通常用在多层PCB板的盲孔结构中，它们将

电路板的外层连接到下一个相邻的信号层。

将微通孔应用于所有形式的电子产品中，可

有效降低HDI的制作成本。IPC已将高密度互

连结构（high-density interconnection struc-

tures，简称为HDIS）作为专指各种微通孔技

收集并分析来自所有奥宝产品的整合集中的数据，实现一个

连接点和 PCB 制造商 IT 的连接。

自动化 连接性 可追溯性及

数据分析

如需了解详情，请与我们的业务代表联系

高密度互连（HDI）对高频信号完整性的有利影响

术的术语。但这个定义并非是通用的。在日 •\t 提高设计效率：使用微通孔，便于将元件

本，微通孔指的是薄介质层中的任何激光钻 放置在电路板的两面，并能够改善元件的

孔。 迂回布线（焊盘内导通孔）。

为何要在PCB中使用微通孔？ •\t 加快上市时间：完全由HDI自动布线工具

从物理学和电气学的角度来看，与同类 完成，并且内层有更多空间易于布线。

机械钻孔相比，微通孔具有明显的优势。通 降低PCB成本

过引入微通孔，具备更高电路密度和更好电 HDI电路板通常可以用更低的成本实现更

气性能的系统就可采用体积最小和最为先进

的电子元件来制造。因此，我们可以开发出 高的布线密度（超过过去8层板的密度）。复

更小、更轻和更稳定的产品[1]。 杂的盲孔和埋孔是通过顺序层压来制造的，

一块较简单的HDI电路板通常成本会更低。

微通孔的主要优势为：

•\t 可通过减小电路板的尺寸（很容易就可达 减小成品尺寸

设计时可布线区域的扩大减少了PCB层

40%）和减少电路板层数（高达33%）来降

低成本。 数，电路密度的增加可减少产品的外形尺

•\t 减小产品尺寸：减小基板的重量、厚度和 寸。这有利于实现更好的元件布局，改善布

体积。 局选项并提升电气性能。这点将在后面提供

•\t 增加布线密度：更密的元器件间距，允 的案例研究中进行阐述。

许在更低成本的情况下实现更高的布线

密度。在更高的密度下，每条走线上的 增加电路密度

HDI（high-density interconnection）成本 由于微通孔可以加入到焊盘内，因此可

将会更低。

•\t 提高可靠性：微通孔薄的特性和1：1的厚 以大幅减少扇出。此外，微通孔不仅可以增

径比具备比普通通孔更高的可靠性。 加布线区域，还可以在制造过程中提升成本

•\t 改善电气性能（信号完整性）：HDI只有 效益。每个给定区域的导通孔密度越大，在

通孔十分之一的寄生电感和寄生电容，并 同一区域可实现的布线路径就越多。这样的

具备更小的残桩效应，更小的反射、地弹 好处是双重的——设计人员可以将元件更为

和更好的噪声容限。 紧密地放置在一起，同时又能够相应增加可

•\t 更低的射频干扰\/电磁干扰：由于接地层靠 布线区域。

近或位于电路板表面，并且分布电容会发

挥作用，因此射频干扰\/电磁干扰会显著下 提高可靠性

降。 微通孔薄且厚径比为1：1，与机械大钻

•\t 提高热效率：HDI的薄介质层和更高的Tg

值有助于改善散热性能。 通孔相比，具备更高的可靠性。HDI电路板

已长期应用于欧洲的军事、运输系统和航天

器。可从IPC工业技术研究院对HDI多层板可

23 PCB007中国线上杂志•2017年11月号

高密度互连（HDI）对高频信号完整性的有利影响

靠性的测试中得到相关数据。 成本更低

改善电气性能（信号完整性） ••\t \t减密少度层更数高，•\t 成缩本小更尺低寸

微通孔的物理结构有助于降低开关噪声。

对先进的封装技术而言

这是由于微通孔物理尺寸更小和更短，因而

其电感和电容也就会变得更小。微通孔只有 • 便于使用BGA • 倒装芯片技术必须

普通通孔将近十分之一的电气寄生效应。使 • 对芯片可扩展封装技术至关重要

用微通孔技术形成互连的另一个优点是可以

降低走线之间的电路噪声、信号反射和串 性能提升

扰。小型化技术为在关键网络上实现更小的

电流环路提供了契机。同时，可布线区域的 • 缩小产品尺寸 • 更低的射频干扰\/电磁干扰

相应增加允许设计人员加大走线距离以减小 • 改善信号完整性 • 提高布线密度

串扰。本文将在后面对此进行更多的讨论。

改善机械性能

• 改善可靠性 • 提高散热性能

加快上市时间

• 提高布局效率

• 布局速度更快

降低RFI\/EMI 图1：HDI的5个主要优势

在RFI\/EMI方面，将增加的可布线区域同

善了散热效率。很多复杂的增强型BGA都是

打在焊盘上的微通孔结合起来，可使设计人 用聚酰亚胺薄膜制成的。

员在元件周围放置更多的接地层。通过这样

的做法，减小了接地回路的尺寸，并改善了 提高设计效率

RFI\/EMI性能。HDI的绝缘介质特性连同成对 使用微通孔，便于将元件放置在电路板的

的PWR\/GND（电源\/接地）也会减小EMI和辐

射。本文将在后面对此进行更多的讨论。 上下两面，并能够改善元件的迂回布线（焊盘

内导通孔），从而更容易在内层空间中实现自

改善散热效率 由布线，并可由HDI自动布线工具来完成。可

HDIS材料的薄介质层及其更高的Tg值改 以十分容易地采用新型细间距元件。

HDI特性 信号完整性 串扰 开关噪声 电磁干扰

短互连线长度 × ×

低介电常数 × × × ×

小导通孔和小特征 × × ×

焊盘内导通孔 × ×

细连线和薄介质层 ×

对细间距元件的支持

表1：HDI特性及其可以解决的信号完整性问题

2017年11月号•PCB007中国线上杂志 24

高密度互连（HDI）对高频信号完整性的有利影响

加快上市时间 1. 一条网络的信号质量：由信号

将微通孔放置在电路板两面，可以加快 或返回路径中的阻抗不连续性带

来的反射和扰动

布局和布线速度。手动或自动布线，盲\/埋孔 2. 多条网络之间的串扰：含理想

叠层可为每个信号层提供高于普通层2~4倍的 返回路径，并且不含（SSO）

布线密度，使得布线更为快捷简单。

3. 电源和接地分布网络中的轨

关于信号完整性和HDI电气性能的详细信息 道塌陷噪声

本节内容由北卡罗来纳州立大学的Eric

4. 来自元件或系统的EMI

Bogatin博士和Paul Franzon博士[2,3]等专家提

供（欲获取更多信息请点击参考文献2和3中 图2：信号完整性的4类问题（来源：Eric

Bogatin博士的论文链接）。 Bogatin[3]）

信号完整性改善对那些愿意花时间遵守 \t 电源\/接地层有切口

设计规则的设计人员来说无疑是适用的。HDI \t 导通孔反焊盘（电源层或接地层中为钻孔

的贡献主要来自于“越小越紧凑就越好”这句

格言。也就是说，HDI的主要贡献是实现小型 留出的开口，使导通孔不会与电源层或接

化。HDI对信号完整性的改善表现为三方面： 地层形成连接）

噪声的减少，EMI辐射的降低，以及信号传输 \t 电源层性能的不足

的改善和更小的衰减。 \t 过多的短柱，走线分支或分叉

\t 元器件引线框架

降噪 \t 不当的阻抗匹配和端接网络

4类噪声的各种影响（见表1）[2]。 \t 信号间的耦合

1. 某个网络及其返回路径的信号质量（因反 \t 不同的负载和逻辑标准

射而导致的振铃）

2. 两个或多个网络之间的串扰（由于邻近线 网络及其返回路径的信号质量

路的切换而产生的噪声脉冲） HDI是一种小型化的制作技术，该技术具

3. 开关噪声（电源和地线\/平面上的噪声）

4. EMI 备2个主要优点：制作时可使用更小的基板并

能改善信号完整性。可使用更小的基板是由

4类噪声中的每一类均有其特殊成因（见 于互连线的长度更短，导通孔尺寸更小，介

图2）。通过鉴定每一类问题的成因，可以鉴 电常数较低的介质材料更薄。这些特点也有

定并实现基于设计和技术的解决方案[3]。 助于改善信号完整性。

噪声可能来源于电路板布局中的许多细 借助于HDI，元器件可以紧密地连接在一

节，例如： 起（从电路板互连线的正面、辅面或背面均

\t 走线宽度的变化

\t 电源层分割

25 PCB007中国线上杂志•2017年11月号

高密度互连（HDI）对高频信号完整性的有利影响

典型的HDI材料 介电常数 介质损耗因数 相对成本

0.018-0.021 0.8

液态环氧树脂 3.1-3.48 0.01-0.016 1.0

0.01-0.016 1.11

NanYa覆铜板四官能环氧粘胶（CCL FR-4） 4.4 0.018-0.021 1.26

1.36

NanYa覆铜板NP170环氧粘胶（CCL FR-4） 4.3 0.037 2.09

0.023-0.014 2.5

带树脂涂层的金属箔 3.1-3.5 0.025-0.020 4.19

3.08

Aiinomoto 介质薄膜 3.6 0.012 4.19

0.010 4.84

Isola FR406 FR-4(170 ) 4.6-4.3 0.009 15.2

0.013

典型感光性介质树脂 3.9-4.1 0.0027 15.62

0.004

Nelco-4000-4 FR-4（180C） 4.4

Nelco-408(低Dk值，低损耗) 3.8

Nelco-4000-13(低Dk值，低损耗) 3.9-3.7

GE的Getek(低Dk值，低损耗) 3.8-4.2

Rogers R04003(低Dk值，低损耗) 3.4

Rogers R04350(低Dk值，低损耗) 3.5

*在1 MHz和25℃下，特性将随频率、温度和湿度变化

表2：HDI材料及其电气性能

是如此），以致不需要端接信号。“延迟时间 径。

比信号上升时间短约20%的互连可能不需要端 由于使用了很多新型的HDI材料，故介电

接[2]。”互连线长度可表示为：

常数较低。这些材料中有许多并没有采用玻

< 20% × × 12\/ ÷ 璃增强复合材料，因此具有比玻璃增强层压

板更低的介电常数。许多介质为液态，例如

式中：t=信号上升时间（单位：ns），而εr= 高Tg环氧树脂或聚酰亚胺树脂，或者感光性

介质树脂（PDR）等。一些材料是含有较高

材料对的于介 =F电R常-4数材。料， 1n s=的上12升时\/间，长度 仅

为1.14英寸。 镀膜微带线

不论你是否提供了信号的返回路径，这 特性阻抗 介质层厚度(mil)

条信Δ返号 =回路路径径一都样是重存要在。的信， 号并 返且回该路返径回造路成径了和

图3：低介电常数材料的特性阻抗

信号所经过时的电感、电容和电阻。信号返

具回有电流最 =将小寻的0ℎ找阻(抗一)。条=最对ℎ于小× 能低(量频)的而× 言路33，径，这\/条该路路 径

径

的阻抗将会最小；对高频而言，该路径可以

尽量缩减电流环路。(在\/较高) =的0频.84率7下，电感

相较于电阻占据着主导地位，因此即便是返

回路径遇到更高的阻抗，其也将遵循信号路

2017年11月号•PCB007中国线上杂志 26

高密度互连（HDI）对高频信号完整性的有利影响

的热塑性薄真空夹层介质。然而，所有材料 Bogatin还说，“50欧姆微带线在2种情况

的薄度都是均匀一致的，这有助于降低线路

延迟和减少噪声。表2列出了部分新型材料及 下近端串扰系数上的变化，如图4所示。在这

其电气特性。相对成本是亚洲地区的大批量

成本，包括了经销商的报价。 两种情况下，线宽为3mil，并且介电质厚度

图3给出了细间距HDI微带线（3mil的线 根据2种不同的介电常数进行了调整，而线路

宽）在2种介质下（Dk分别等于3.5和4.5时） 的阻抗是相同的。从这些曲线可以看出，如

的特性阻抗。较低的Dk值可使介质厚度减小

到1mil至0.5mil。 果走线的间距受到串扰的约束，那么HDI材

两个或多个网络之间的串扰 料系统的低介电常数可以使电路板的尺寸缩

HDI的小型化为电路板提供了更短的互连

小达28%。对于小于饱和长度的耦合长度来

长度，而且如果使用低介电常数的材料，HDI

基板上的串扰就会减少。Bogatin举例说 说，近端电压噪声的幅度将随长度的增加而

明：“HDI技术中的典型线宽为3mil（75μm）。

图3给出了3mil宽的走线在不同介质厚度下的 增大。饱和长度将取决于上升时间。对于1纳

特性阻抗。对于更低的介电常数，介质厚度

将会更小。这意味着由介电常数较低的材料 秒的上升时间，有效介电常数为2.5的饱和长

构成的系统，在与普通材料相同的间距下，

其引入的串扰会更少，或者说在介电常数 度约为7.6英寸 <，2这0%个×长度 ×可12包含\/智能 ÷卡应用

较低的材料构成的系统中，走线可以更为紧 中的很多种走线。相对耦合近端噪声通过下

密，并具有和普通材料相同的串扰[3]”。

列公式给出。”[2]

12 \/

= =

可通过缩短耦合长度和减小介电常数

线（Δ减长 小度= 约越5短0，%）辐来射降越低少H；D I介基 质板越中薄的，串辐扰射。越走

少。图5所示的例子表明，耦合长度越短，

互感（Lm）就越小，并且走线越薄，互电容

（Cm）=就0越ℎ (小。) 此= 外ℎ ×，(与基) ×准3面3的\/距离 越

近端串扰系数 压摆=5V

近端反向串扰（V）

来上 源升：时B间uc=h0a.5n(nasn\/) = 0.847

间距(mil) 耦合长度(英寸)

图4：近端串扰系数 来源：Eric Bogatin[3] 图5：串扰和长度对应关系 来源：Buchanan[6]

27 PCB007中国线上杂志•2017年11月号

2017年11月号•PCB007中国线上杂志 28

高密度互连（HDI）对高频信号完整性的有利影响

小，近端串扰越低；或者串扰相同，则耦合 电路板一般用于高速计算机总线及通讯信号

长度越长。如果长度和介电层厚度比传统电 的处理，它们对噪声和信号反射非常敏感。

路板小2倍，其HDI信号环路的辐射场可降低4 同步开关噪声（SSN）是最难控制的噪声类

倍，至12dB。 型。开关噪声源于器件打开和关闭时对电流

的瞬时要求。电源电压的任何下降都会对元

同步开关噪声和电压轨 件、电路板的功率分布以及器件的接地方式

实际电路的性能会随信号的上升时间而 产生不利影响。将电源和接地电感维持在较

低水平，减少连接到地的电感，可降低这种

变化。这是由于大部分大版面\/高性能HDI

机械钻孔（8层板）

HDIS盲孔

图6：导通孔的对比

传统通孔（焊盘和走线在电路板外层） 电路板外层的铺铜

电路板外层的焊盘

元件

电路板外层的焊盘 接地层 回路区域为元件、焊盘和盲孔

元件

电源层

回路区域为元件、 接地层

电路板和叠层

电源层

图7：回路差异

29 PCB007中国线上杂志•2017年11月号

= = 12\/高密度互连 （HDI）对高频信号完整性的有利影响

类型的开关噪声或“接地反弹”。从概念上讲， 将近1\/10的电感和电容。

这种降低类似于下述公式：

Δ = 焊盘内导通孔和短导通孔长度

Bogatin的文章给出了一个微通孔局部自

为控制同步开关噪声（SSN），我们应把 电感小于10pH（皮亨），微通孔的深度为

重点放在： 2mil、孔径为1mil。而一个孔径为10mil，深

12））尽选择量减合小适的d=i\/去dt耦0的ℎ电值(容；；) = ℎ × () × 33度2\/0为0p3H2[2m]。il的这常对规于钻高孔频，应局用部的自不电利感影几响乎是可显著达

3）小心控制电感量。 的。Bogatin进一步指出，在300MHz的频率

可借助于HDI技术减小Leffective。一种方法 下，相较于普通通孔400毫欧的阻抗，HDI微

是采用面阵列封装来代 替四周(有引\/线)封=装0。.847通孔 的阻抗仅为18毫欧。

另一种方法是将地线合理地分配给四周有引 焊盘内导通孔电感量的下降更大。元器

线封装。增加封装的电源\/地引线的数量，并 件和去耦电容上的电感最大来源之一是走

在封装中引入电源\/接地面（甚至可以是浮空 线—导通孔的组合与电源\/接地形成的电感。

面）也会有所帮助。然而，主要问题是电路 通过在SMT焊盘内放置微通孔，这样的电感

板的布局。将近70%的BGA和QFP封装在电路 会降低至忽略不计。而相较于将常规走线与

板上的寄生电感来源于与PCB或接地返回路径 20mil孔径的钻孔相连，其回路电感可高达

的分叉布线。现在微通孔的引入提供了一个 500pH。这种回路上的差别如图7所示。

优势。观察图6中PCB导通孔的简单集总电路 通过使用焊盘内的微通孔和表面接地层，

模型可知，尺寸较小的微通孔比普通通孔小 接地电感基本上就不会存在，并且如果电

图8a：重新设计的多层板（元器件面） 图8b：重新设计的多层板（电路面）

2017年11月号•PCB007中国线上杂志 30

高密度互连（HDI）对高频信号完整性的有利影响

源层处于微通孔下面的一层，那么只会存在 其中len为电流通道的长度，而W为其宽

一个极小的连接到电源的寄生电感。这种电 度。回路电感随着电源和接地层之间距离的

源\/接地的紧密结合特性会降低回路电感并会 减少而减小。

提供相当可观的去耦电容。最后一个优点是

减少了部分间距并缩短了所有的信号走线长 “当介质层厚度为1mil时，回路电感可低

度。图8a和图8b显示了重新设计阻抗受控的 至33pH\/□。当电流在类似于正方形的导体中

高速多层电路板[5]，只采用了焊盘内微通孔。 （指的是长等于宽的平方单位）传播时，回

电路板未更换元器件，可以观察到当前板上 路电感与正方形的大小无关。这为电源层和

的最小间距。从成本和尺寸的角度来看，其 接地层中典型的互连电感给出了一个粗略的

优点是将成本降低了近40%，电路板层数从12 近似值。在去耦电容焊盘和芯片连接焊盘之

层降到8层，尺寸也缩小了40%，更易于制作 间，连接回路电感的值大约等同于一个平方

拼板。信号完整性也得到了显著改善。 单位的值。薄的HDI层可以将电源层和接地层

电感保持在非常 <低2的0%水×平[3 ]×。1”2\/ ÷

需要注意的是，图8a给出的是一个经过

重新设计的、只使用打在SMT焊盘内的微通 信号传播延迟和互连延迟

孔的12层阻抗受控多层板。原先的通孔版本

如图左侧所示，而如图右侧所示为采用微通 更小通的过导提通 =高孔导）通和孔焊密盘 度内 =，导并通12使孔用，\/微可通令孔元（件

孔后，仅需要8层。此外，图8b显示了该重新

设计的多层板的辅面，体现了利用盲孔和焊 更为紧密地放置在一起，减少布线延迟可达

盘内导通孔设计理念的优势。

50%。通过传输线传播的信号具有一个特征速

方度根，Δ决并 =定主要。由这周个围速介度质的倒的数有 效即 介为

电常 数 的平

每单 位 导体

电源\/接地分布 长度的信号传播延迟。这是一个经典的微带

如果要使用具备快速上升时间的电路， 间拓扑，那结么构 =，它0将但ℎ 与是(如材)果料=导介ℎ 体电× (位常数于)的两× 平个33基方根准\/层成正之

那么将电源和接地的分布电感维持在较低水

平则是首要任务。产生电源和接地互连电感 比：

的2个因素分别为 <：2路0%径×的 ×物12理长\/度； ÷实际 电

(\/) = 0.847

源层和接地层之间的间隔。

其中ε=基板的介电常数

和接而地且层，之B间 o=g使at用in了的非建 常议 =薄是的[13]2，介“\/质如层果，在那电源么 延迟时间比信号上升时间短约20%的互连

可能不需要端接。

对于电源和接地电流来说，回路电感就会非

常 低 。，Δ对电 =于流流两经个一由个介面电并层厚从 度 隔 开 的 矩 形 导 电磁干扰辐射

体 片 另 一 个 面 返 回 的 接地返回路径

回路电感h可表示为 电压和电流波得到了电场和磁场传播的

支持。理想的返回路径是连续且均匀的。然

= 0ℎ () = ℎ × () × 33\/

31 PCB007中国线上杂志•20(17年\/11)月=号0.847

高密度互连（HDI）对高频信号完整性的有利影响

回路

BGA GND 反焊盘

接地中断

接地层 接地层

接地回路

图9a：电路板内层接地层

图10：接地回路（来源：Steve Bird[7]）

普通焊盘 有微通孔的焊盘

图9b：主面接地层（为了可见性将接地移除）

图11：传统去耦电容与HDI方法的对比。在

HDI中GRN布满表面，而PWR为第2层（来

源：Steve Bird[8]）

图9c：辅面接地层（为了可见性将接地移除） 源层和接地层的传统通孔，其接地回路进行

了讨论（如图7和图10所示）。这种连续和均

而在高密度的高速电路板中，通常情况并非 匀的特征如图9a，9b和9c所示。

如此。返回路径越是不理想（不连续），产

生的接地回路就越多。先前我们对含内部电 图9a给出了高密度高速电路板的接地

层。对于这块9.2×6.3英寸大小的18层板，有

8.46平方英寸的铜被蚀刻掉，以便为通孔腾

出空间。图9b是用于取代原先18层板的10层

HDI多层板。只有6.63平方英寸的电路板表

面接地层（主面，图9b）被移除，并且辅面

2017年11月号•PCB007中国线上杂志 32

高密度互连（HDI）对高频信号完整性的有利影响

24.9%。此外，可以看出在细间

距BGA（球栅阵列封装）器件

处，接地铜事实上完全是和元

件中央的接地引脚相连的。

在接地层中，返回信号可能

会遇到中断，这是一个已知的

噪声来源，但很多人可能并未

意识到位于更细间距BGA元件下

PWR\/GND层的大尺寸通孔，其

反焊盘同样会带来引入噪声的

接地回路。当BGA元件下方产生

噪声时，接地回路是非常难定

图12：旁路电容上普通通孔的仿真，已将焊盘、导线和导 位的。这种情况如图10所示。

通孔考虑在内（a，b）。仿真结果显示了相位（c）和阻抗

（d）（来源：Ansoft公司的C. Grasso） 改善后的RFI和EMI技术细节

在1mm的细间距BGA焊盘

处（任意2个焊盘的中心距为

0.04英寸），孔径为0.013英寸

的反焊盘之间剩余的铜不会大

于0.007平方英寸。当采用更小

间距0.8mm（0.032英寸）元件

时，先前所使用的孔径为0.013

英寸的通孔会挤占掉所有的铜。

将钻孔的孔径缩小到0.008英寸

时，反焊盘之间只能提供0.004

平方英寸的铜。这种理想的情况

没有考虑钻孔精度和金属化如此

小孔的难度。对于多I\/O引脚的

图13：旁路电容上微通孔的仿真，已将焊盘、线路和导通孔 BGA封装，在相邻的导通孔之间

考虑在内（a，b）。仿真结果显示了相位（c）和阻抗（d） 只可布一条走线。由于基准面太

（来源：Ansoft公司的C. Grasso） 小，电路中将会出现许多信号畸

变。在0.65mm（0.032英寸）的

（图9c）只有6.35平方英寸的接地层被移 间距下，你不仅必须采用HDI，而且还可能需

除。返回路径的不连续比分别降为21.6%和 要对微通孔进行堆叠。

33 PCB007中国线上杂志•2017年11月号

2017年11月号•PCB007中国线上杂志 34

高密度互连（HDI）对高频信号完整性的有利影响

图14a：原来18层通孔多层板，采用HDI技术 图14b：原来18层通孔多层板，采用HDI技术

重新设计后，变为10层HDI多层板的元件面 重新设计后，变为10层HDI多层板的元件面

（A面） （B面）

10层板

•\t 1621个元件

•\t 12456个引线

•\t 216个引线\/平方英寸

•\t 线路总长6028英寸

•\t 42%布局效率

尺寸缩小35%，层数减少44%，厚度减少33%，可多容纳

10%的元件，缩短25%的实际时间，并降低40%的成本

18层板

•\t 1410个元件

•\t 10530个引线

•\t 120个引线\/平方英寸

•\t 线路总长6560英寸

•\t 28%布局效率

图15：高性能高频多层板采用HDI前后的切面

35 PCB007中国线上杂志•2017年11月号

高密度互连（HDI）对高频信号完整性的有利影响

将GRN层移到SMT层后增加了22%~25%的 辐射

接地返回面积，不但能够减少噪声，而且位 当PDN中出现谐振时，能量通常会从电

于外层的2个接地面还可以等效为一个法拉第

笼（Faraday Cage，起到电磁屏蔽的作用）， 路板端逃逸，一些元件甚至会充当天线并引

从而最大限度地减小辐射。 发电磁干扰（EMI）。随着频率的上升，辐

射将成为大问题。现已证明，减小PDN中的

去耦 噪声可降低电磁干扰。以一个14层PCB板为

HDI可以显著增强多层电路板的能量储存 例（出自《Ch5-HDI手册》），我们测得由

电路板释放的辐射频率从1到7GHz。美国联

能力。图11比较了一个改进后的HDI结构其常 邦通信委员会（FCC）要求以时钟频率的5倍

规去耦过程。图12a到图12d给出了对常规通 进行测试。介质层越薄，电磁干扰越低。Dk

孔多层板的仿真。随着工作频率的增加，普 值较高的材料（相较于其他材料4.4的Dk值，

通通孔的电感会让电容的作用下降。如图12c 本实例中的Dk值为10）具备最低的平均电磁

和12d所示，普通通孔就像过多的分叉线会影 干扰，并且也会改变电磁干扰的分布。Sun

响阻抗、相移和信号反射。每个孔有大约3nH Microsystems公司在他们的服务器设计案例

的电感量。 研究中举例说明了如何对电磁干扰进行改

善。

Bogatin指出，“即便是花费很大功夫来尽

量降低基板的电源和接地分布电感，引线键 降低成本、尺寸、厚度和设计时间的案例研

合的电感值也能够让任何的努力付诸东流。 究

如果引线键合的部分自电感约1nH\/mm，一

个典型的引线键合约为1mm长，那么它的电 图9a、9b和9c中所显示的电路板不仅

感就是1nH。为了让电感值下降到10pH内的 得益于信号完整性的改善，而且与采用普

范围，为了电源和接地至少需要200个引线键 通通孔的电路板相比，HDI微通孔电路板

合。而位于一个8mil（200μm）间距上的微 的价格便宜43%，设计时间减少30%。原

通孔就可为大多数多引脚倒装芯片（或BGA 电路板的尺寸为11.75英寸×8.75英寸，18

封装的芯片）提供连接。借助于长度仅为 层，并且全部采用普通通孔。改进后的高

5mil（125μm）的焊球，芯片的连接电感可 速电路板采用了2个新型的BGA封装，每个

比引线键合减少一个数量级以上。”[2] 含676个引脚，引脚间距为1.00mm，采用

了微通孔。通过设计前的软件分析，总层

图11中的HDI结构接地层在外层，电源 数为10层的HDI电路板仅需要用到6层信号

层在第2层。微通孔实现了电源焊盘与电源层 层。图14a和14b给出了完成后的设计。通

的连接。这些导通孔的电感仅为40pH，而接 过使用SMT焊盘内的导通孔和带埋孔的表

地连接不存在电感或电容。图13a、13b是对 层接地层设计，电路板尺寸减少了35%，

微通孔去耦电容的仿真。我们注意到图13c和 为9.2英寸×6.3英寸。图15详细说明了这2种

12d中的响应几乎是平的。这对电路来说可忽 设计的前后特性。

略不计，并且不会影响能量储存的能力。

2017年11月号•PCB007中国线上杂志 36

高密度互连（HDI）对高频信号完整性的有利影响

结语 olina State University. (November 8–11,

你可以把问题归咎于麦克斯韦方程组， 1998).

信号完整性问题正变得越来越重要，同时越 5.\t Richard Charbonneau, “A Comparison of

来越难处理。HDI可实现更小的物理尺寸和介 Through Hole and Microvias in Printed

质层厚度。如果你利用了HDI的其他优势，如 Circuit Design,” The Board Authority, vol. 1

更低的成本和更高的密度，那么信号完整性 (2). (June 1999) pp. 88−94.

方面也会受益。随着信号上升时间减少，所

有列出的这些问题都会变得更为突出，并且 6.\t Rod Strange and Greg Doyle, “Getting a

随着当前集成电路尺寸的缩小，我们可以确 Grip on Crosstalk,” PC Design. (November

定信号上升时间必然会降低，同时解决这些 1998) pp. 32−35.

问题所给予的时间也越来越短。因此，一家

成功的公司必将是一个全盘掌控信号完整性 7.\t Steve Bird, “Designing Out Emissions,”

和HDI技术且具备降价优势和更短产品上市时 Proceeding of IPC Works ’97. (Arlington,

间的公司。PCB VA：October 5, 1997)

参考文献 8.\t Steve Bird, Gary Brist, and John Stewart.

1.\t Happy Holden, “Micro-Via Printed Wiring “Advantages of Microvia Formation Using

DYCO strate Technology,” SMI. (Septem-

Boards：The Challenges of the Next Gen- ber 1996)

eration of Substrates and Packages,” Fu-

ture Circuits International, vol. 1. (1997).

2.\t Eric Bogatin. “Signal Integrity and HDI 9.\t Holden Happy, “HDI’s Influence on Signal

Integrity,” EE Times, 2001.

Substrates,” The Board Authority, vol. 1

(2). (June 1999) pp. 22−26. (Available for

download here.)

3.\t EricBogatin.“SignalIntegrity”TheBoardAu- Happy Holden自1970年起就

thority, vol. 2 (1). (December 2000) pp. 2−7. 在印制电路技术领域工作，

(Available for download here.) 先后工作过的公司有Hewl-

ett-Packard, NanYa\/Westwood,

4.\t Paul Franzon, “Electrical Modeling, Simu- Merix, Foxconn和Gentex。他目

lation and Design of Interconnects,” vol. 前担任I-Connect007的顾问。

1-Design, A short course by North Car- 阅读以往专栏或联系Holden，请点击这里。

37 PCB007中国线上杂志•2017年11月号

PCB007十大热门文章

1 奥士康首发获通过！拟赴深交所上市 6 解决电子产业部门技术工人短缺的新方法

10月17日，中国证券监督管理委员会第十七届发 技术工人紧缺是美国电子产品制造业的一个长期

行审核委员会2017年第3次发审委会议召开，据会 存在的问题，其实对于全世界来说都是如此。近

议审核情况公告，奥士康科技股份有限公司首发 日，一项针对组织内美国成员公司的调查显示[1]，

获通过！ 大多数公司表示在公司运营中遇到了国内人才紧

缺问题。

2 深南电路上会

中国证券监督管理委员会第十七届发行审核委员 7 Altiumlive 2017大会吸引了数百名设计师

会定于2017年10月24日召开2017年第10次发行审 Altium日前召开了第一次用户大会，即“Altiumlive

核委员会工作会议，会议将对深南电路股份有限 2017：PCB设计年度峰会”，会议为期2天，主办方

公司首发申请进行审核。深南电路招股说明书显 邀请了一众行业大咖分别进行了4项内容的主题演

示，本次公开发行股数不超过7,000万股，不进行 讲。大会吸引了数百位PCB设计者参加一系列分组

老股转让，每股面值币1元，本次发行股数占公司 讨论，这些讨论都是围绕本次大会的宗旨——“学

发行后总股本的比例不超过25%。 习–连接–捕获灵感”。

3 东方材料：国内领先PCB材料供应商登陆上交所 8 挠性电路与人造卫星

2017年10月13日，东方材料(股票代码：603110) 挠性电路应用于人造卫星制造已有几十年了。它

在上海证券交易厅挂牌上市。公司A股股本为 们被用于天线、电源总线、电子互连、太阳能阵

10266.67万股，本次上市数量为2566.67股，发行 列、电池连接及热管理。在太空应用继续激增的

价为 13.04 元\/股。此次，开启公司发展历史上的 同时，由较轻的高可靠性FPC提供的设备也在稳步

一次重要跨越。 增长。

4 台燿携手日立化成 跨足高阶IC基板 9 快速领悟树脂行业

台燿科技10月4日与日商日立化成签约，制造铜 树脂有很多种形式，有一长串让化学专业毕业生

箔基板技术将跨入集成电路基板领域，预计明 都挠头的属性。谢天谢地，大多数PCB制造商不必

年第4季投产，公司评估对财务、业务有正面助 花太多时间去细究其中差异，只需要找到一种可

益。 以用来制板的树脂材料。

5 工业4.0纸牌屋 10 PCB产前工程的最新技术

这种想法就好比用纸牌造屋，虽然有趣可是也属 Ucam最初是在1992年发布，作为Ucamco的核心

于一种无法持续的艺术形式。把东西组装到一起 CAM软件产品，它得到了全世界的认可。Ucamco

比表面看起来的要难多了。像工业 4.0这样的革新 经历了多次发展，最终在2015年一月发布了

现象让制造业发生了颠覆性的改变（而且我认为 UcamX，为速度和性能又制定了新标准——通过

是积极的改变），我们看到有一些解决方案是通 使用并行处理算法，将CPU密集型任务分配给一

过收购或建立合作关系，简单粗暴地把公司组合 个多核64位工作台中的几个不同的CPU，从而实

在一起，而人们期望把这种方案当作未来的解决 现速度加快。他们最近发布了v2017.04版本，并

方案。 与UcamX用户一道讨论新版本都有哪些改进。

2017年11月号•PCB007中国线上杂志 38

专题文章

阻抗板介质厚度均匀性控制探讨

by 卫雄 林映生 陈春

惠州市金百泽电路科技有限公司

深圳市金百泽电子科技股份有限公司

摘要 对阻抗控制要求越来越严格等。因此，作为

基于多层板介质层厚度对阻抗的影响，了 对阻抗控制影响最为重要的介质层厚度控制

就被突显出来：层间介质层公差一般按10%控

解其均匀性分布及掌握其控制方法对阻抗产品 制，实际上阻抗板件，尤其是介质层设计小于

阻抗控制至关重要。本文从PCB层压介质层设 4mil的阻抗板层间需要高很多的公差要求。然

计及层压工艺相关控制点着手探究介质厚度均 而，PCB层间介质控制又是一个涉及面广且较

匀性的控制方法，指出提升介质厚度匹准度以 为系统的工程，它不仅涉及到工程设计、来料

满足阻抗设计要求的有效途径。 控制，而且还涉及到层压等生产工序。本文运

用实验的方法，从不同层压参数对介质层厚度

前言 的影响，以及介质和阻抗分布等方面入手，探

随着电子行业朝高端化发展，作为支撑其 讨了阻抗板介质厚度分布，为阻抗板件阻抗设

计、控制提供参考。

主体的PCB也随之发展，表现为对生产技术要

求越来越高，对生产设备要求越来越苛刻，

39 PCB007中国线上杂志•2017年11月号

2017年11月号•PCB007中国线上杂志 40

阻抗板介质厚度均匀性控制探讨

1 实验 按图3叠层结构压合试验样品。

1.1 试验物料 1.4 阻抗值在板面上的分布状况

采用某公司普通Tg板和半固化片1080、 取半固化片1080*2、2116*2、

2116、7628和7628H进行压合。 7628+1080按图4叠层结构压合，在板面整面

1.2 不同层压参数对介质厚度的影响 设计上内外层阻抗线（阻抗线宽线距根据理

论介质厚度不同分别模拟设计）如图5，生产

取半固化片1080、2116、7628H，按图1 至外层蚀刻后测量阻抗值。

叠层结构，分别采用表1 快升温慢加压力和采

用慢升温快加压力的两组参数压合。 2\t 结果和讨论

1.3 压合过程半固化片流胶状况 2.1\t 不同层压参数对介质厚度的影响

取半固化片1080*2、2116*2、7628H，分 两组压合参数压合后半固化片厚度数据

别在其表面用油性笔做好位置标记，如图2，

HOZ铜箔

1080（2116、7628H）

HOZ铜箔

图1：层压结构图

层压参数 升温速率 上高压时外层 上高压时内 上压时间 高压压力 备注

(℃\/min) 温度(℃) 层温度(℃) (min) (kgf\/cm2) 1#快升温慢加压

5 力，2#慢升温快

1# 2.0 100 80 10 28 加压力

80 24

2# 1.45 90

表1：层压参数

图2：压合前位置标记 图3：叠层结构

41 PCB007中国线上杂志•2017年11月号

阻抗板介质厚度均匀性控制探讨

HOZ铜箔

1080*2（2116*2、7628+1080）

1.0 1\/1OZ

1080*2（2116*2、7628+1080）

HOZ铜箔

图4：层压结构

图5：阻抗线在板面上的分布状况

如表2所示。 提是温度压力条件满足树脂正常结晶需要）

应用两种不同的层压程序，拟合得到的 对其没有影响。由树脂平均厚度= 质量\/密度\/

面积可知，平均厚度没有变化。

半固化片理论厚度差异很小。这是因为热压

时，树脂经历了由B-阶段——粘弹态——粘 可认为不同层压程序对半固化片介质厚

流态——粘弹态——C-阶段的层压转变过 度差异没有影响。

程，树脂单体交联反应，树脂聚合后的密度 2.2\t 板面介质分布状况

主要由材料配方决定，不同的层压参数（前

压合前后树脂流动的移动状况，如图6所

2017年11月号•PCB007中国线上杂志 42

阻抗板介质厚度均匀性控制探讨

半固化片类型 1#压合厚度 2#压合厚度 两种压合程序厚 相对偏差(100%) 平均值(mm)

(mm) (mm) 度差异(mm)

0.0814

1080 0.0821 0.0807 0.0014 1.7199017 0.12165

2116 0.1225 0.1208 0.0017 1.3974517 0.2159

7628H 0.2132 0.2186 -0.0054 -2.5011579

表2：不同压合参数半固化片厚度

压合前 压合后

图6：压合前后位置标记移动

与板边缘距离(cm) 图形变化 树脂平均位移(mm) 实际厚度与理论厚度平均

(取24点平均) 差距 (mm)(取24点平均)

0 无图形

0.5 残缺模糊 无法测量 0.085

1 残缺模糊 无法测量 0.101

1.5 严重变形模糊 无法测量 0.123

2 严重变形，局部模糊 0.139

2.5 矩形四角严重变形 5.774 0.142

3 矩形四角变形 5.017 0.151

3.5 矩形四角变形 4.326 0.159

4 矩形无明显变形 3.154 0.163

4.5 矩形无明显变形 1.246 0.164

5 矩形不变形 0.754 0.165

50 圆形不变形 0.221 0.166

100 圆形不变形 0.136 0.164

0.054 0.165

0.075

表3：1080*2结构板面介质分布

示。 表5所示。

压合前后介质分布的状况如表3、表4、 从表5可知，在板边与板内介质层差异性

43 PCB007中国线上杂志•2017年11月号

阻抗板介质厚度均匀性控制探讨

与板边缘距离(cm) 图形变化 树脂平均位移(mm) 实际厚度与理论厚度平均

(取24点平均) 差距 (mm)(取24点平均)

0 无图形

0.5 残缺模糊 无法测量 0.162

1 残缺模糊 无法测量 0.181

1.5 严重变形模糊 无法测量 0.202

2 严重变形，局部模糊 0.209

2.5 矩形四角严重变形 6.247 0.218

3 矩形四角变形 5.122 0.209

3.5 矩形四角变形 4.467 0.244

4 矩形无明显变形 3.241 0.247

4.5 矩形无明显变形 1.366 0.249

5 矩形不变形 0.647 0.248

50 圆形不变形 0.187 0.249

100 圆形不变形 0.155 0.248

0.068 0.25

表4：2116*2结构板面介质分布 0.058

与板边缘距离(cm) 图形变化 树脂平均位移(mm) 实际厚度与理论厚度平均

(取24点平均) 差距 (mm) (取24点平均)

0 无图形

0.5 残缺模糊 无法测量 0.167

1 残缺模糊 无法测量 0.178

1.5 严重变形模糊 无法测量 0.184

2 严重变形，局部模糊 0.195

2.5 矩形四角严重变形 5.442 0.203

3 矩形四角变形 4.981 0.209

3.5 矩形四角变形 4.322 0.212

4 矩形无明显变形 3.165 0.213

4.5 矩形无明显变形 1.817 0.214

5 矩形不变形 0.772 0.214

50 圆形不变形 0.316 0.215

100 圆形不变形 0.147 0.215

0.065 0.214

表5：7628H*1结构板面介质分布 0.045

方面，层压后板边介质层厚度相对较薄，距 2.3 阻抗值在板面上的分布状况

离板边位置越近，与板中间厚度相差越大， 从表6、图7、图8数据可知，板件介质厚

并且不同含胶量板达到稳定厚度离的板边距

离不一致，但基本在板边4cm处均可以达到稳 度及阻抗值均从板边向板内逐渐增大，直到

定，可认为4cm是流胶区域的最大值。 离板边3.5cm，阻抗值达到稳定。

2017年11月号•PCB007中国线上杂志 44

阻抗板介质厚度均匀性控制探讨

阻抗线序 到板边距 设计特性 实测特性 特性设计 设计差分 实测差分 差分阻抗

号 离(cm) 阻抗(欧) 阻抗(欧) 与实际差 阻抗(欧) 阻抗(欧) 设计与实

1# 际差距(欧)

2# 0.5 52 41.4 距(欧) 108 93.1

3# 1.5 52 44.9 -10.6 108 98.3 -14.9

4# 2.5 52 49.2 -7.1 108 102.5 -9.7

5# 3 52 51.4 -2.8 108 106.2 -5.5

6# 3.5 52 51.8 -0.6 108 107.7 -1.8

7# 4.5 52 52.5 -0.2 108 108.2 -0.3

8# 5.5 52 51.5 108 107.9 0.2

9# 6.5 52 52.1 0.5 108 108.5 -0.1

10# 7.5 52 51.8 -0.5 108 108.2 0.5

11# 8.5 52 51.6 0.1 108 107.9 0.2

12# 9.5 52 51.4 -0.2 108 108.5 -0.1

13# 10.5 52 52.1 -0.4 108 108.2 0.5

14# 10.5 52 51.8 -0.6 108 107.9 0.2

15# 9.5 52 52.2 0.1 108 108.5 -0.1

16# 8.5 52 51.4 -0.2 108 108.2 0.5

17# 7.5 52 52.1 0.2 108 107.9 0.2

18# 6.5 52 51.5 -0.6 108 108.1 -0.1

19# 5.5 52 52.2 0.1 108 107.8 0.1

20# 4.5 52 51.7 -0.5 108 108.5 -0.2

21# 3.5 52 52.4 0.2 108 107.6 0.5

22# 3 52 52 -0.3 108 106.8 -0.4

23# 2.5 52 49.5 0.4 108 102.3 -1.2

24# 1.5 52 43.7 108 97.9 -5.7

25# 0.5 52 40.4 0 108 94.6 -10.1

26# 0.5 52 43 -2.5 108 98.7 -13.4

27# 2 52 50.6 -8.3 108 107.3 -9.3

28# 2 52 50.2 -11.6 108 106.4 -0.7

0.5 52 42.8 -9 108 99.2 -1.6

-1.4 -8.8

-1.8

-9.2

表6：阻抗值在板面上的分布状况 特性设计与实际差距（欧）

特性设计与实际差距（欧）

12 10.6

120 10.6

108 7.1

68 7.1

64 2.8

24 2.8 0.6 0.2 0.5 0.5 0.1 0.2 0.4 0.6 0.1

20 0.6 0.2 0.5 0.5 0.1 0.2 0.4 0.6 0.1

0

到板边到距板边距

离(cm)离(cm)

0.5 0.5

1.5 1.5

2.5 2.5

33

3.5 3.5

4.5 4.5

5.5 5.5

6.5 6.5

7.5 7.5

8.5 8.5

9.5 9.5

图7：特性阻抗随板边距离变化

45 PCB007中国线上杂志•2017年11月号

阻抗板介质厚度均匀性控制探讨

差分阻抗设计与实际差距（欧）

16 14.9

14

12 9.7

10

8 5.5

6

4 1.8

2 0.3 0.2 0.1 0.5 0.2 0.1 0.5 0.2

0

到板边距离(cm)

0.5

1.5

2.5

3

3.5

4.5

5.5

6.5

7.5

8.5

9.5

图8：差分阻抗随板边距离变化

3 结论 成型线离板边过近，不足以保证阻抗线距离

（1）不同压力温度条件的层压参数对介质厚 板边大于3.5cm时，可以把阻抗条设计于拼板

度没有明显影响； 中间。

（2）层压后板边介质层厚度相对较薄，距离

板边位置越近，与板中间厚度相差越大，并 参考文献

且不同含胶量结构达到稳定厚度离的板边距 [1]王红飞,陈蓓.含胶量对介质厚度均匀性及阻

离不一致，但基本在板边4cm处均可以达到稳 抗控制的影响[J] . 印制电路信息 2012（z1）

定，可认为4cm是流胶区域的最大值。

（3）板件阻抗值从板边向板内逐渐增大，在 卫雄现任深圳市金百泽电子

离板边3.5cm以内的中心区域，阻抗值基本稳 科技股份有限公司技术中心主

定一致，所以，阻抗线设计位置需要距离板 管，主导新产品新项目研发工

边至少3.5cm才有代表板件阻抗值的意义。当 作。联系卫雄，请点击这里。

生益科技覆铜板新项目落户九江，总投资将达到20亿

2017年11月2日，广东生 广东生益科技股份有限公

益科技股份有限公司总经理陈 司董事长刘述峰携集团公司相

仁喜代表公司与九江经济技术 关管理人员及项目组成员参加

开发区管理委员会主任叶心林 了项目签署仪式，九江市市委

签署《江西生益覆铜板项目投 书记杨伟东、市长林彬杨出席

资协议书》，正式揭开了广东 仪式。开发区主任叶心林致欢

生益科技股份有限公司进军中国中部和长江经 迎辞，林彬杨市长与刘述峰董事长分别致辞。

济带发展的序幕。 阅读原文，请点击这里。

2017年11月号•PCB007中国线上杂志 46

独家专访

智慧大汇·实地创成

——访2017HKPCA & IPC Show主办方

全球其中一个规模最大的线路板及电子 向前发展。今年展会以“智慧大汇，实地创成”

组装行业展2017国际线路板及电子组装华南 为主题，彰显展会旨在汇聚全球智慧，帮助

展览会（2017HKPCA & IPC Show）将于2017 业内企业将全球的高端技术应用于当地实际

年12月6-8日，在中国深圳会展中心的1、2 生产，从而有效提升业务发展的愿景。

及4号馆举办。本届展会规模继续打破历届

记录：展商数量超550家；展位数量超2,600 展会透过参展商带来最新产品及技术，

个，其中已有近100家新展商参展；展览面积 以及同期精彩活动如国际技术会议，IPC中

预计超过52,000平方米。近期，我们采访到了 国PCB设计大赛、2017IPC中国PCB设计研讨

HKPCA和IPC，请两家协会就整个展会的情况 会、欢迎晚宴等，让观众能成功采购产品、

给予大家一个全面的介绍。 结识合作伙伴及获取行业资讯，推动公司业

务发展。希望参展商通过展会，展示企业形

香港线路板协会(HKPCA) 象及综合实力，高效地向客户发布他们革新

的产品、技术、解决方案以及科研成果，找

记者：2017年度的HKPCA & IPC SHOW的 到新的客户来源，从而提高销售及推动企业

主题是“智慧大汇·实地创成”？如何理解这八 未来的发展。

字，针对目前市场的热点展会及配套的各项

活动又是如何体现出这次主题的？ 记者：您如何看目前整个中国电子电路产业

的变化风潮，如并购、扩张、整合，您认为

答：作为业界首屈一指的商贸及技术交流平 中国要保持在全球的竞争优势，还有哪些需

台，HKPCA & IPC Show是一个汇聚全球业界 要取长补短的方向？

精英及革新技术的领先平台，一直引领行业

答：近年行业是有一些公司并购、扩张及整

47 PCB007中国线上杂志•2017年11月号

2017年11月号•PCB007中国线上杂志 48

智慧大汇·实地创成——访2017HKPCA & IPC SHOW主办方

未经审批应依法取得审批；

4.\t 污染物达标排放：加强环保处理设施的日

常管理维护，避免超标排污；

5.\t 做好环保台帐：危险废物、水污染物、大

气污染物是重点，应详细记录环保台帐。

记者：今年的展会在规模上又将超越往届，

从中您是如何看待整个PCB市场的发展的？

合，但中国电路板行业并购这些动作相对比 答：整个PCB市场在智能自动化带动下，品质

较少。因为这些PCB厂商本身自有资金充足情 及效率提升越来越高，如此将带动新一轮设

况下，他们一般会选择扩产或开新厂，能生 备更新及PCB产品的升级。亚洲占世界电子产

存下去的就会积极扩产或开新厂，生存不下 品的比重越来越重，而中国电子产品的比重

去的，也会自然消失。 也更多地推动PCB的发展。所谓客户在哪里，

市场在哪里。在中国国内PCB 产品在体量上

记者：作为2017收官之月举办的这次展会， 已经超过世界一半产量的情况下，之前国内

可为是行业上交年度成绩单之际，请总结一 PCB产品以中低端产品为主，現在已逐渐走向

下国内电路板产业的近况，有什么亮点？并 高端，这一转化过程也势必影响全球PCB发展

可针对目前环保严查等问题，我们的企业和 的进程。

行业有无什么应对措施？

国际电子工业联接协会

答：目前PCB行业的亮点是智能化设备的普及 (IPC)

与提升。因为智能自动化设备对PCB产品的品

质和效率提升作用很大。未来3-5年，PCB行 记者：今年的展会在规模上又将超越往届，

业应该会全面推动智能自动化。 请问IPC对于电子组装市场又是怎样看待呢?

而针对目前整个产业的环保严查，应做 答：电子组装行业整体进入平稳微增长期，经

好以下几个方面工作: 过几年的产业区域迁移，已经基本淘汰技术

1.\t 符合行业规范要求：根据行业专用标准， 含量低的产能，在汽车电子、军工\/航天、医

疗、工业自动化等中高端市场已完成产业布局

加强环保治理设备、人员的投入； 并进入快速发展期。特别是随着工业4.0战略

2.\t 加强危废管理：对企业生产过程中产生的 的实施，对电子组装行业仍是一个发展机会。

废物进行统计整理，属于危险废物的应规 记者：目前印制电路生产技术发展是否遇到

范标识并按规定处理；

3.\t 确保环评与生产一致：自查企业目前的生

产项目是否和环评一致。如有改扩建项目

49 PCB007中国线上杂志•2017年11月号